1.1框圖
S4180是一種以CPU為核心，把常用的板級係統所必需的多種資源俱成卬一起能芯片，簡寫為MPU（MicroProcessingUnit）。
芯片的核心部分由下列五個功能塊組成：
時鍾發生器；
總線狀態控製器；
中斷控製器；
存貯器管理單元MMU；
中央處理單元CPU。
集成的I/O資源，有如下四個功能塊：
DMA控製器DMAC—兩個通道；
異步串行通訊接口ASCI—兩個通道；
同步串行I/O口CSI/O個通道（ClockedSerialI/OPort），
可編程定時器PRT—兩個通道（ProgrammableReloadTim3r）。
注：有4根引腳的標稱，HD64180v和Z64180是不相同的，HD64180的引腳HEF，IOE、ME和LIR，在Z64180名片中。
1.2CPU結構
本節介紹芯片的五個核心功能塊。
時鍾發生器（ClockGenerator）
係統時鍾（4）可以由接入外部品體振蕩器（以下簡稱晶振）來產生，或者把輸入外部的時鍾脈衝作為係統時鍾。可以對係統時鍾編程，作為片內I/O資源和係統支援設備的定時脈衝。
總線狀態控製器（EusStateController）
它能使所有的狀態總線或控製總線有效。這些包括了外部總線周期的插入等待狀態、RESET信號、DRAM刷新信號、主客DMA總線控製權的交換信號、為了與外圍設備聯接而發出的雙向總線的控製信號。
中斷控製器（InterruptController）
它對4種外部中斷源以及8種內部中斷源，進行監測和優先權排隊；可編程選擇多種中斷響應方式。
存器管理單元MMU（MemoryManagementUnit）
它能將64KB存貯器邏輯地址空間，映象到512KB存貯器物理地址空間內，MMU在保證軟件目標碼兼容的前提下，為了能擴大對存貯器的訪問區域，采用了一種高效率的“公共區一轉體區”（commonarea—bankarea）方案，而在對I/O訪問時（I/O口地址空間為64KB），就把MMU旁路掉。
O中央處理單元CPU（CentralProcessingUnit）
芯片內的CPU采用微程序（microcoded），不僅實現了向上兼容Z80CPU的指令係統，而且超過了Z80CPU的指令係統。與Z80等比較，它的很多指令執行，隻需要較少的時鍾周期，並且它還增加了12條指令。
1.3I/O資源
DMA控製器DMAC（DMAController）
DMAC有兩個DMA通道。能進行髙速的存貯器-存貯器，存貯器-I/O和存貯器-存貯器映象I/O等三種傳送方式DMAC可以選擇跳變或電平作為DMA請求輸入信號可以選擇地址增量或減量，或者是固定不變的地址對於存貯器，存貯器傳送，可以被編程為成組傳送方式，或者是周期插入竊取（steal）傳送方式，此外，DMAC能夠直接訪問512KB存貯乳物理地址空間。在DMA操作期間，MMU被旁路，傳送（塊長在64KB以上）能越過64KB界限。
異步串行通訊接口ASCI（AsynchronousserialCommunicationInterface）
ASCI具有兩個各自獨立的全雙工UART（通用異步接收/發送器），還包括有可編程波特率發生器、調製一解調控製信號、多處理器通訊格式設置等。為了進行高速串行數據的傳送，ASCI可以使用DMAC，以便減少CPU的額外開銷。
同步串行I/O口CSI/O（ClockedSerial1/Port）
CSI/O有一個半雙工同步串行發送器和接收器。它可以用來實現與其他微處理器或微型計算機進行簡單的、高速的聯接。
拳可編程定時器PRT（ProgrammableReloadTimer）
PRT有兩個各自獨立的通道。每一個通道由一個16位減1計數器（定時器數據寄存器timerdataregister）和一個16位可重複裝入的時間常數寄存器組成。基準時鍾是固定的，它是係統時鍾的20分頻。其中一個PRT通道，具有可以產生可變頻率的脈衝信號輸出引腳。