▲DREQ0—通道0的DMA請求信號（輸入）【47】
當引腳[47]輸入信號為低電平（可以編程指定跳變或電平為有效信號），表示要求6418GDMAC的通道0進行DMA傳送服務。在進行存貯器，I/O和存貯器-存貯器映象I/O的傳送方式時，使用DREQ信號而在存貯器M存貯器傳送方式時，不使用DREQo信號。DREQ0和CKA0合用一根引腳[47]。
▲TEND0——通道0的傳送結束信號（輸出）【50】
TEND0信號是低電平有效。它和通道0的DMA傳送的最後一個寫周期同步，用來表示通道0的DMA和外設之間的數據傳送已結束。TENDo和CKA1合用一根引腳[50]。
▲DREQ1-通道1的DMA請求倌號（輸入）【54】
當這根引腳[54]為低電平時（可以編程選定跳變或電平為有效信號），請求64180的DMAC通道1用DMA方式傳送數據。通道1支持存貯器一I/O傳送方式。
▲TEND1——通道1的傳送結束倌號（輸出）【55】
TEND-是低電平有效。它和通道1的DMA傳送的最後一個寫周期同步，用來表示DAMC通道1和外設之間的數據傳送已結束。
▲TXA0——通道0的異步發送數據（輸出）【45】
TXA0是異步串行通訊接口（ASCI）通道0的異步發送數據引腳。
▲RXAO——通道0的異步接收數據（輸入）【46】
RXA0是ASCI通道0的異步接收數據引腳。
▲CKA0—通道0的異步時鍾（輸入/輸出）【47】
CKA0是ASCI通道0的輸入/輸出時鍾引腳。CKA0和DREQ0合用一根引腳[47]（丙以由軟件選定）。
▲RTS0-道0的請求發送（輸出）【42】
RTSO屬於ASCI通道0，是可編程調製解調器的輸出信號。
▲CTS0——通道0的清除發送（輸入）【43】
CTS0屬於ASCI通逬0，是調製解調器的輸入倌號。
▲DCD0——通道0的數據載體檢測（輸入）【44】
rCD0屬於ASCI通道0，是調製解調器的輸入信息。
▲TXA1——通道1的異步發送數據（輸出）【48】
TXA1是ASCI通道1的異步發送數據引腳。
▲RXA：-通道異步接收數據（輸入）【49】。
RXA1是ASCI通道1的異步接收數據引脾。
▲CKA1-通道1的異步時鍾（輸入/輸出）【50】
CKA1是ASCI通道1的時鍾輸入/輸出引腳。CKA1和TEND0合用一根引腳【50】由軟件選定
▲CTS1——通道1的清除發送輸入【52】
CTS1屬於ASCI通道1，是調製解調器的輸入信號。CTS1和RXS合用一根引腳【52】由軟件選定）。
▲TXS-同步串行發送數據（輸出）【51】
TXS是時鍾同步串行I/O口（CSI/O）的同步串行發送數據引腳。
▲RXS—同步串行接收數據（輸入）【52】
由RXS引腳同步串行接收數據進入到CSI/O口。RXS和ASCI通道1的調製解調器輸入信號CTS1合用一根引腳[52]（由軟件選定）。
▲CKS——串行時鍾（輸入/輸出）【53】
CKS是CSI/O的輸入或輸出時鍾引腳。
▲TOUT—定時器輸出（輸出）【31】
TOUT是可編程重複裝入的定時器PRT通道1的脈衝輸出引腳。TOUT和地址線A18合用一根引腳[31]（由軟件選定）。
2.2CPU總線時序
CPU的基本操作時序，是由一個或幾個“嘰器周期”（machinecycles）（簡寫MC）組成。機器周期又稱為總線周期。它是CPU訪問存儲器或訪問I/O，一段時間，而一個機器周期，又是由若幹個係統時衝周期組成，64180的CPU有T:、T2、T3和T4等五種時衝周期。每個機器周期至少包括T1、T2、T3三個時衝周期。T1是為延長一個機器周期的定時變而之間。目的為了CPU的操作和存儲器或I/O的運行速度相匹，此時，CPU不使用外部總線，可稱為空閑狀態。時衝周期的長短，取決於頻率大小，而係統時鍾頻率多是晶振頻率的一半。例如，晶振頻率為8MHz，則等於4MHz，時鍾周期為250ns。為了存器或外設聯接，可以在和T3之間插入等待狀態。
本節介紹64180的CPU進行如下操作的時序：
（1）取指令操作碼的時序。
（2）讀/寫操作數和數據的時序。
（3）讀/寫I/O的時序。
（4）取和執行基本指令的時序。
（5）RESET時序。
（6）BUSREQVBUSACK總線交換時序。
2.2.1取指令操作碼時序
不插入等待狀態的取指令操作碼時序，LIR（裝入指令寄存器）輸出引貨變為低電平，表示是取指令操作碼周期。
在T1的前半周期，程序計數器（PC）的內容放到地址總線（A0—Al8）上。
注意，這是由641片內的MMU譯碼地址鏽出。在凡的後半周期，MREQ（存1C器允許）和RD（讀）信號有效，表示訪問存貯器。
在T的上升沿，在數據總線上的操作被鎖存。在Ta的末端，結束這個總線周期。
插入等待狀態（Tw）的-取操作碼周期的時序圖。等待狀態由外部的WAIT輸入信號和片內的可痛程等待狀態發生器控製。
在T2的下降沿采樣等待狀態輸入信號WAIT，如果信號為低電平，就插入一個等費狀態Tw。在等待狀態期間，地址總線、MREQ、RD、UR保持不變。在T的下降沿去采樣WAIT信號，當WAIT無效（即變為高電平）時，總線周期進入T，麵在T宋端結束這個總線周期。