2.16操作注意事項
2.16.1T0UT上的尖峰噪聲
當A.JT0UT引腳功能選擇為T0UT，且輸出為低電平、地址總線（AQ—A，7）輸出由髙電平變為低電平，這時在T0UT輸出上的尖峰噪聲高達2V。它是在所有地址線（A，-At7）輸出由髙電平變為低電平的時刻，這個尖峰噪聲成為最大值。為了消除這個尖峰噪聲，將一個電阻和一個電容接到T0UT引腳上。
2.16.2在SLEEP方式中CKA0/DREQ0的作用
當CPU進入SLEEP方式後，CKA0/DREQ0引腳的功能是CKA0。注意，在SLEEP方式中，如果CKA0/DREQ0選擇用作DMA請求輸入信號，那麼DMA請求信號和CKA0輸出信號之間，就可能發生衝突而產生超載電流。
為了消除這個超載電流，在CKA0/DREQ0引腳上接一個限流電阻R。
2.16.3Z80係列的外圍大規模集成電路芯片與641S0聯接的注意事項
1.問題
在中斷優先鏈中，Z80係列外圍大規模集成電路芯片（LSI），如PI0、DMA、CTC、SI0或UART等，中斷電路的複位（也就是中斷允許輸出信號IE0由低電平變為髙電平是由於CPU執行中斷返回RETI指令期間，從數據總線上讀取RETI的操作碼（EDH和4DH）來實現的。因此，下麵敘述的ZS0外圍大規模集成電路芯片讀取RETI指令操作碼（EDH、4DH）的時序。
當外圍大規模集成電路芯片讀取RETI指令的第1個操作碼（EDH）時，在係統時鍾的上升沿處，LIR還應保持高電平。有A宇的時刻（這點在Z80外圍LSI芯片的說明書中不提及）。要求在T，上升沿之後，LIR為髙電平狀態應繼續維持一段時間，在稱為保持時間（H0ldTime）。
因為LIR的電平變化是和係統時鍾4的上升沿同步的，而LIR的延遲時間等於Z80外圍LSI芯片要求的LIR高電平保持時間（H0ldTime）。所以當LIR的髙電平保持時間不能滿足Z80外圍LSI芯片的要求時，在某些情況下，中斷輸出線IE0就不能複位。
2.解決問題的方法之一
是解決問題的一個例子，表示在這個電路中LIR和LIR〃的時序。（在Z64180芯片中，LIR稱為Ml信號）。
LIR和係統時鍾4的下降沿同步，提供給外圍LSI芯片使用。在這種情況下，LIRA高電平持續時間為1.5個時鍾周期，從而保證有足夠長的保持時間（H0ldTime）。
2.16.4關於tAD和tAS的注意事項
1tAD和tAa的規範
地址延遲時間tAD和地址建立時間tAB的規範，tAD和tAB在剛RESET之後，和在總線釋放方式中重新占用總線後的時序
2.關於tAD和tAB的問題和解決問題的措施
上述適合和tAS的有關規範，在下列問題內都可能存在。
在總線釋放方式中剛重新占用總線時，大於常規的20ns。因此，如果存貯器或I/O芯片的訪問時間是按照舊的值設計，當在總線釋放方式中剛重新占總線時，訪問時間是不夠的。
所以，設計存貯器或I/OLSI的訪問時序，應采用下述兩種方式之一。
（I）所有存貯器或I/OLSI的訪問時序，應根據在總線釋放方式中剛重新占用總線時的tAD來設計。
（I）在總線釋放方式中剛重新占用總線時，插入等待狀態（TW）D。
（a）在主頻是6MHz時，剛RESET後，或在總線釋放方式中剛重新占用總線時，tAB的最小值是-15ns。因此，對於從地址建立後到MREQ或I0RQ下降沿這段時間，要求訪問或大於0ns的芯片，就不能直接使用MREQ或I0RQ信號。下麵的兩個實例，就碰到這個問題。（在HD64108芯片中，MREQ和IDRQ稱為ME和IQE信號）
（I）訪問DRAM時，使用MREQ作為RAS（行地址選通）信號；
（I）訪問準靜態RAM（Pseud0SRAM）時，使用MREQ作為CE（片選）信號。
DRAM或準SRAM要求在地址建立後，到RAS或CE的下降沿這段時間為0ns。
因為，剛RESET後，或剛從總線釋放方式中重新占用總線後，訪問DRAM或準SRAM時，MREQ被延遲半個時鍾0周期。
根據下述操作和寫操作得出的結論，對於PR0M、SRAM或不要求建立時間（Setuptime）的LSI外圍支援芯片，當CS是和MREQ或I0RQ同步時，CS信號的起始時間可以是不固定的。
讀一一如果訪問時間是足夠的，就能正確讀出數據。
寫一一隻要保證地址的建立時間是在1VVR的下降沿時，就不會發生無意義的對存貯器或LSI外圍芯片的寫操作。
請仔細檢查你所使用的存貯器和LSI外圍芯片的電路。
（b）在主頻是6MHz時，常規操作的地址建立時間是10ns（最小值）。若這個建立不夠，為了保證芯片有足夠大的地址建立時間，MREQ將被延長。
請查閱流程圖，確定你的電路是否產生上述問題。
如果你的電路發生了問題，請采用例1.3所列舉的措施。
下麵給出剛RESET後，或剛從總線釋放方式中重新占用總線時，為確保有足夠的地址建立時間的措施。
例1:對剛RESET後，為確保有足夠的tAB的措施。
當重新啟動地址是0000H時，在RESET期間，采用將全部地址線都拉為“0”的辦法，可以確保有足夠的tA8。采取這種措施的電路。
RESET期間，地址總線變為高阻。但是，電路那樣接上下拉電阻R，地址線變為“0”。在這種情況下，RESET周期T的長度將比CR長得多。
例2:為確保合適的tAB的措施
為了確保有合適的tAB，可采用所示的外接電路，MREQ將會延長半個係統時鍾周期。