第三，二極體的設計。集成電路中的二極體均由三極管的eb結或cb結構成，前者的正向壓降低，幾乎沒有寄生效應，開關時間短；後者常在需要高擊穿電壓的場合中使用，技術上又不必單獨製做，隻是在晶體管製成後布線時按電路功能要求短路某二個電極，從留用的P-N二邊引線出去和電路連接。課堂教學中，對二、三極管的特性及工作原理要做詳細的複習，以便學生理解。
第四，電阻設計。集成電路中的電阻是在製造電晶體基區層的同時，向外延層中進行擴散製成。阻值取決於雜質濃度、基區的寬度和長度及擴散深度。當需要更大電容阻值時，采用溝道電阻；在需要更小電容阻值時，則采用發射區擴散時形成的N十區電阻。
這裏電阻與學生之前學習的電阻進行比較，利於學生理解。
第五，電容設計。集成電路中的電容器有兩種，一種是P-N結電容，它是利用三極管eb結在反向偏壓下的結電容，電容量不是常數，它的大小與所加偏壓有關，且有極性；另一種是MOS電容，電容值是固定，與偏壓無關。一般用重摻的區域作為一個板極，中間的氧化物層作為介質層，氧化物層的頂層金屬作為另一個板極。但是，集成電路設計中應盡量避免使用電容，數字電路一般都采用沒有電容的電路。
三、數字集成電路的核心工藝
首先是薄圓晶片的製備技術。分別在半導體專用切片機、磨片機、拋光機上加工出厚度約為400um、表麵光亮如鏡、沒有傷痕、沒有缺陷的晶片。
其次是外延工藝技術。為了提高電晶體集電結的擊穿電壓，要求高電阻率材料。但為了提高電晶體工作速度，要求低電阻率材料，為此在低阻的襯底材料上外延生長一層高阻的單晶層，這叫做外延技術。
第三是隔離工藝技術。因為數字集成電路中各組件是做在同一半導體襯底片，各組件所處的電位也不同，要使做有源元件的小區域（電晶體）彼此相隔離開，這種實現彼此隔離的技術叫做隔離技術。正是由於它的出現，使分立元件發展到數字集成電路成為可能。現在常用的有介質隔離（將SiO2生長在需要隔離的部位）和P-N 結隔離兩種方法。P-N結隔離是在隔離部位形成兩個背對背的P-N結；外延結構P-N結隔離是在P 型襯底表麵的n型外延層上進行氧化、光刻、擴散等工藝，並將硼雜質擴散到特定部分，直到擴穿外延層和P 型襯底相接。外加反向電壓使外延n型層成為一個個相互隔離的小島，然後再在這個n型外延小島區域上分別製造電晶體或其他元件。
最後是氧化工藝技術。半導體器件性能與半導體表麵有很大關係，所以必須對器件表麵采用有效保護措施。二氧化矽被選作為保護鈍化層，一來它易於選擇腐蝕掉；二來可以在擴散之後在同爐內馬上通氧進行氧化；三來可以作為選擇摻雜的掩蔽物；再來它常被用來作導電層之間的絕緣層。當然用作鈍化的介質還有氮化矽薄膜，這裏不多介紹。各種薄膜不僅要執行其本身的預定功能，也要和後續的全部工藝相相容。即鈍化薄膜要能承受所要求的化學處理及加熱處理，而其結構還保持穩定。從上麵工藝流程可以看到，每一步光刻之前都有氧化工序，圖形加工隻能在氧化層上進行。
設計是一項難度較大的工作，在設計中要考慮許多細節的東西，實踐與理論之間有一定的差距，對於我們技術學校的學生而言，可以讓他們做一些簡單的設計，自己動手搭建電路並做測試，在做中發現問題，解決問題，從而加深對知識的理解。
（作者單位：福建省第二高級技工學校）
參考文獻：
[1]桑紅石，張誌，袁雅婧，陳鵬.數字集成電路物理設計階段的低功耗技術[J].微電子學與計算機，2011年第4期.
[2]黎聲華，鄒雪城，莫遲.靜態時序分析在數字集成電路設計中的應用[J].2003年第8期.
[3]孫玲，陳海進.基於CMOS工藝的中小規模數字集成電路設計淺析[J].南通工學院學報（自然科學版），2004年第1期.